AMD - Pamięć 3D DRAM z hybrydowym spajaniem jest 17-krotnie wydajniejsza energetycznie niż HBM. Na drodze stoją bariery termiczne

Według najnowszych danych przedstawionych przez AMD, architektura pamięci 3D DRAM wykorzystująca hybrydowe spajanie (hybrid bonding) może osiągnąć nawet 17-krotnie wyższą efektywność energetyczną w porównaniu do tradycyjnych stosów pamięci HBM opartych na mikropołączeniach lutowanych (microbumps).

Wypowiedź AMD wpisuje się w rosnące w branży wątpliwości dotyczące dalszego skalowania pamięci HBM w zastosowaniach związanych z akceleracją sztucznej inteligencji.

Dlaczego 3D DRAM przewyższa tradycyjne HBM?

Różnica w wydajności wynika bezpośrednio ze spoiwa technologicznego oraz sposobu łączenia kości z procesorem (XPU):

• Brak wąskiego gardła interfejsu (PHY): W klasycznym HBM stos kości pamięci umieszczony jest obok akceleratora, a dane przesyłane są przez kontroler w najniższej warstwie. W strukturze 3D DRAM kości pamięci układane są pionowo bezpośrednio nad układem obliczeniowym.

• Hybrydowe spajanie miedź-miedź (Cu-Cu): Dotychczasowe pamięci HBM wykorzystują mikropołączenia (kulki lutownicze z cyny i srebra), które wymagają przetapiania i wypełniania płynnym klejem (underfill). Powoduje to powstawanie pasożytniczej rezystancji elektrycznej i generuje straty energii. Hybrydowe spajanie łączy bezpośrednio polerowane miedziane kontakty bez użycia lutu, drastycznie skracając drogę sygnału.

Poważne wyzwania technologiczne

Mimo gigantycznej przewagi energetycznej, komercjalizacja pamięci 3D DRAM napotyka znaczne przeszkody produkcyjne i konstrukcyjne:

1. Problemy termiczne i odświeżanie pamięci: Obróbka cieplna wymagana podczas hybrydowego spajania generuje wysokie temperatury, co negatywnie wpływa na zdolność komórek DRAM do utrzymywania ładunku. Przy wysokich temperaturach (np. 105°C) drastycznie rośnie częstotliwość odświeżania pamięci, co generuje dodatkowy narzut energetyczny.

2. Rygorystyczne wymagania czystości: Hybrydowe spajanie wymaga idealnie płaskich powierzchni na poziomie atomowym. Każda drobina pyłu o wielkości zaledwie kilku nanometrów może całkowicie zniszczyć połączenie miedź-miedź, co stawia niewyobrażalnie wysokie wymagania dla pomieszczeń czystych (cleanroom) w fabrykach.

Mimo tych barier AMD uważa, że po rozwiązaniu problemów termicznych i ulepszeniu procesów czystościowych technologia 3D DRAM może szybko trafić do komercyjnych układów AI.